【ADC】デジタルオーディオ自作総合スレッド16【DAC】 [無断転載禁止]©2ch.net

1名無しさん@お腹いっぱい。2017/03/05(日) 14:14:26.68ID:we/+re4E
前スレ
【ADC】デジタルオーディオ自作総合スレッド15【DAC】
http://mint.2ch.net/test/read.cgi/pav/1458392783/

1000到達して落ちたので立てます

497名無しさん@お腹いっぱい。2017/12/16(土) 23:42:24.48ID:zP13WwH3
ワードクロックが48kHz専用になるがシンセのクロックのっとりという手もある
その場合CS2300のようなもので逓倍して水晶を外すなどしてクロックを入れればよい
ただしパワーオンから初期化までにクロックが準備できてないと不具合が起こるかもしれない
ワードクロック入力のないとき内蔵クロックと切り替えさせる方法はなにか考えて

498名無しさん@お腹いっぱい。2017/12/17(日) 00:53:20.91ID:yyK3cA0g
>>496
そうですね。
全く別のデジタル機器をデジタル信号で接続する場合、ジッタというかデータのトラッキングずれのためにSRCがいりますね。
SRCを使わない場合はPLLで強引に受信したLRCKに追従するLRCKを作り出すことですね。
アナログデバイセズでAD1890というSRCがありましたがこれはもともとデジタルミキサーでデジタル信号を入力した場合に受信側で
ロックしないのでそれを防ぐために開発されました。
またこのころTEACもプレーヤーのジッタ対策を考えていてADとTEACの考えが一致したので共同でSRCのAD1890が開発されました。
そしてTEACのCDプレーヤーに搭載され各技術雑誌に紹介され自作DACなどでも使用されました。
外部のデジタル信号をPLLでロックして新しいLRCKを作るのも実装技術が大変なのでAD1896やテキサスの同等品を使うのが簡単で確実だと思います。

4994772017/12/17(日) 05:48:13.35ID:KKSsUWZS
>>497
うわっ、全く想像だにしていなかったとんでもなく凄いご提案!ありがとうございます。
確かに、最初から外部のクロックで動かしてしまえばよいですよね。
私がいじってるシンセの回路図は
http://www.synfo.nl/servicemanuals/Korg/PROPHECY_SERVICE_MANUAL.pdf
の11,13ページです。
13ページの左下のあたりに、24.576MHzのクロックから512FS・256FS・64FS・FSを生成している部分があるので
ここを乗っ取れば良いんでしょうね。
とっても面白そう!!!

5004772017/12/17(日) 06:40:10.15ID:KKSsUWZS
>>498
AD1890,1896というデバイスのご教示ありがとうございます。
早速データシートとにらめっこしています。
1890はまんま私が欲しいLSIです。開発経緯からのご説明ありがとうございます。
ワードクロックをそのまま突っ込めますね。
eBayで2500円くらいするので、現在では少し割高感があります。
1896ですとワードクロックの入力端子はないようですが、位相マッチングモードを上手く使うのでしょうか。
また自分がLRCKとワードクロック信号の違いを理解していないことがよく判りました。
もっと勉強してみます。

501名無しさん@お腹いっぱい。2017/12/17(日) 11:23:59.84ID:6mwUHJ1+
別案
ワードクロック入力を付ける代わりにSPDIF入力をつける方法。
この入力をミキサーにスレーブにすれば同期したクロックが得られます。そのクロックでASRCを動かします。
ワードクロックのかわりにSPDIF入力にロックできる機能ってときどき製品にもありますよね。
SRC4392ならレシーバもトランスミッタもASRCも入っているので1チップでできそうです。
SPDIFのクロックなのでジッタは悪くなる可能性があります。ASRCのリファレンスなのでジッタなんかどうでもいいというわけではないのですがこのほうが簡単です。
このクロック用SPDIFだけを音声ミュートできれば少し悪あがきができます。

>>498ADのASRCでもワードクロックしかないなら逓倍器が必要です。

逓倍器を使う場合でもCS2300は8逓倍までなのでワードクロック逓倍にはつかえません。CS2100かCS2000ならOKです。

502名無しさん@お腹いっぱい。2017/12/17(日) 11:54:19.69ID:RtEEGP6H
特にピュアオーデオってわけでもなさそうだし、
FPGAの内蔵PLL使ってHDL書いて実現してみるのが一番てっとりばやいんじゃないか?
信号線も所詮2,3本だろうしさ。
ピュアオーディオ的にジッタを追い込むんじゃなければ、
FPGAのPLLだけで簡単に音切れとかはなくせると思うけど。

503名無しさん@お腹いっぱい。2017/12/17(日) 12:13:23.66ID:RtEEGP6H
んで、機能的にはこれが手っ取り早いと思うが、
ジッタを追い込みたいとかなら、
ジッタアッテネータSi524xってのがある。これはマルチプライヤも兼ねてて、I2CかSPIでコントロールする。
マニュアルは分厚いが、ClockBuilder ProがCでコンフィギュレーションコード吐いてくれるんで,
まずCLockBuilderの設定項目から、マニュアルを逆引きするのが効率的。

504名無しさん@お腹いっぱい。2017/12/17(日) 12:20:57.07ID:RtEEGP6H
間違った
Si534xね。Si531xの後継、SPI/I2Cで制御が圧倒的に楽になった。

505名無しさん@お腹いっぱい。2017/12/17(日) 23:24:47.69ID:NpvqSQwN
>>502
FPGA内蔵のPLLだと扱える周波数的に厳しいんじゃないの?
FPGA使うなら、素直に内蔵メモリブロック使ってメモリバッファ組めば済むっしょ

506名無しさん@お腹いっぱい。2017/12/18(月) 07:17:53.24ID:HN0J1dba
http://ednjapan.com/edn/articles/1712/14/news025.html

あぁ、ボヤボヤしてたら、39fs、最高出力数のジッタクリーナが出ましたよ
信号のSNは不明
ちなみにSi534xは90fsなんで、新規設計はこっちのほうがいいかもね。
Si534xの方は推奨クロックとかも全部`Digikeyで揃うんだけどね。

>>505
んー、結局FPGAがジッタの律速条件になるし、FIFOだけでいいのかな?
音切れしてるのはジッタとかじゃなく、
下手にPLLで歯抜けクロックの補間とかしてるんで、データとクロックの整合性とれずに音切れしてるような気もするし、
ロジックだけでやってみるのが先決かな?

507名無しさん@お腹いっぱい。2017/12/18(月) 08:48:19.20ID:HN0J1dba
>>506
8SLVS1118のデータシート見ました。
ノイズは少ないし。単一電源で動作するし、これで決まりじゃんと思ってたら。
単なる並列出力用のバッファでした。 orz
ジッタアッテネート機能もマルチプライヤ機能もありません。失礼しました。

508名無しさん@お腹いっぱい。2017/12/18(月) 09:54:16.22ID:hzhQngCf
ジッタに関しては一定変動のジッタに関してはPLL、SRCなどのフィルタ等で除去できるでしょう。
問題になるのは周波数範囲で+-Δする変動ですね。
これは環状になっている鉄道で10分間隔で運行している電車が10分遅れると利用客からは遅れがないように感じる。
問題なのは遅れが5分になったり7分になったり±で変動する場合ですね。
もしジッタでも一定の範囲でのずれならDCアンプのオフセット調整みたいにあらかじめずれの反対方向に補整する。
それ以前に+-Δの変動なしに+方向、-方向に一定のずれなら聞いていて判断できないかもしれないですね。

5094772017/12/20(水) 23:42:35.10ID:L2Age2J3
>>501
なるほど!アイデアありがとうござます。
確かに他と同期させるのが目的なら、なにもワードクロックにこだわる必要はないですね。
ワードクロックは手段であって目的ではないですね、確かに。
CS8420が手元にあるので試してみようと思います。
アナログデバイセズのでもワードクロックだけというわけにはいかないんですね。
CS2300-03ってやつだと128Fsまで作れるみたいです。
https://d3uzseaevmutz1.cloudfront.net/pubs/proDatasheet/CS2300-03_A1.pdf

>>502-504
FPGAとか、手っ取り早いとか簡単にとか言えるあなたのスキルが羨ましいです・・・。
Si524xも調べてみます。ありがとうございます。
I2Cならなんとか扱えそうです。

>>508
環状線の電車の話、分かりやすいです。ありがとうございます。
LRCKのレベルで同期してなきゃ他の機器と同期できないと思ってたけど、
BCKで同期してれば、頭はともかくテンポはそろうわけで他の機器と同期できるんじゃないかと思えてきました。
だから>>488,493さんの「LRCK打ち直し」でいいんじゃないかという気になってきました。

510名無しさん@お腹いっぱい。2017/12/21(木) 00:34:28.74ID:WXm5Q535
>>509
あとSRCを使う場合の注意点を一つ。
SRCにはマスタークロックを入力して入力のサンプリングを変換します。
SRCを動作させるモードには通常マスターモードとスレーブモードの2つがあります。
マスターモードはSRCに入力したMCKで出力のサンプリングを作り出します。
スレーブモードはSRCのMCKとは別に出力のサンプリングに同期したクロックを入力します。
このマスターモードが曲者でジッタなどの時間変動はSRCがすべての信号を作るのでSRCの能力で決まります。
逆にスレーブモードは外部から高精度のサンプリングのクロックでサンプリング周波数を決めるのでこちらのほうが高性能です。
その代わり外部の回路が少し複雑になります。
構成としてはSRCにDIRなどで作ったDATA、BCK、LRCKを入力しSRCはスレーブモードで動作させる。
SRCと後に続くDFおよびDACを入力とは関係のない独立した水晶のMCKを入力しこれに同期したBCK、LRCKをSRCに入力する。
これでスレーブモードで入力のジッタに影響されないサンプリング変換された信号が得られます。

511名無しさん@お腹いっぱい。2017/12/26(火) 07:22:12.96ID:ThfN7SEI
>>508
>ジッタに関しては一定変動のジッタに関しては ・・・
>問題になるのは周波数範囲で+-Δする変動ですね。

微少周波数範囲の変動が一定変動のジッタじゃないとでもいいたいのか?
技術屋でないなら相手するだけ時間の無駄だから答える必要は無いけど。

>環状になっている鉄道で10分間隔で運行している電車が10分遅れると・・・

10分遅れれば、それだけ乗車率は増えるし、1サイクル遅れれば、キューがあふれてホームに入りきらない可能性だってある。
一知半解の知識レベルで、わけのわからん比喩をするな素人

512名無しさん@お腹いっぱい。2017/12/26(火) 08:36:01.71ID:/vf0a7uB
>>486
>LSIの信号を74などのTTLでリクロックするのが多かったな。

だから、まったく意味の無い技術情報つってんだよっ。バカタレ
既にFPGAがいくらでも使われてた20年前、グルーロジックにしか使われなくなった手持ち74の廃品利用かい?wwwww

>トラ技誌でもDSPを使用したノイズシェーパーの記事など万歳だったよ。
卑怯者
>>484
>90年代のラジ技誌、MJ誌を見れば腐るほど解説記事、自作記事が掲載されていたな。

ラジ技、MJを挙げながら
なんで、自分に都合のいいように、ここでトラ技を勝手に追加してんだ。ボケてんのか糞ジジイ
トラ技にしろIF誌にしろ、CQ出版雑誌は、
公的研究機関でも雑誌投稿カウントされるところもあるぐらい、まっとうな電電技術者が読む雑誌だ。
MJあたりといっしょくたにすんなアホ。

プロかぶれ、その実、素人相当のお前レベル準拠の似非 or オカルト技術雑誌の購読自慢でもしたいか?wwwww
しかも、20年以上前の糞情報持ち出す始末。 大学の基礎教育やってんじゃねぇんだよアホ
違うというなら、ラジ技、MJのどの記事が、 >>477のニーズにマッチするのか、引用して紹介してみろや。
出来ないなら、

 ロ ー ト ル の 大 マ ヌ ケ

確定なwwwww
間違ってもトラ技から引用すんじゃねーぞ。関連記事はそら探せばあるだろうからな。
まさか、自分でもアクセスできない情報を持ち出したんじゃねーだろな。

513名無しさん@お腹いっぱい。2017/12/26(火) 09:44:20.72ID:Hi0qUHWr
>>512
反論してやろう。
トラ着にはアキュのエンジニアがDSPを使ったノイズシェーパーの記事を書いていたよ。
お前が記事を知らないだけだ。
デジタルオーディオの技術はお前が知らないところにわんさとある。
DSDのもとになっている高速1ビットの技術も出尽くしているしな。
当時の記事を知らない若造は見苦しいね。

514名無しさん@お腹いっぱい。2017/12/26(火) 09:53:31.95ID:Hi0qUHWr
>>512
若造。
ラジ技でセンセーショナルだったのは当時、PCM録音がDENONまたはNHK技研くらいでしか行われていなかったころ。
高速1bitで有名な早稲田の山崎先生が学生だった頃VTRをつかったPCMプロセッサーの自作解説記事を掲載したことだ。
ラジ技のライターだった石井氏は早稲田の研究室に通いいろいろ教えてもらいPCMプロセッサーを自分で自作した。
結果はノイズ交じりだけど自作機で音が出たそうだ。
この辺は石井氏のリスニングルーム紹介の記事に自分で書いておられる。
お前が知っていることがすべてとは思わないほうがいいよ。
新米の若造君。

515名無しさん@お腹いっぱい。2017/12/26(火) 10:08:51.24ID:2RWxJoQV
お爺ちゃん、飲み過ぎですよ

516名無しさん@お腹いっぱい。2017/12/26(火) 10:14:22.80ID:Vrs2NLan
ずっとこういうおじいさんなんですよ
初見さんもお分かりになったでしょう

517名無しさん@お腹いっぱい。2017/12/26(火) 10:15:10.62ID:Hi0qUHWr
早稲田大学などで開かれている1ビットオーディオ研究会に出るとお前らの未熟さがわかるだろうな。

518名無しさん@お腹いっぱい。2017/12/26(火) 10:21:16.34ID:Kx/FGfjy
他人の威厳を盾に己を大きく見せるw

519名無しさん@お腹いっぱい。2017/12/26(火) 10:32:29.36ID:URDbjNVT
AD/DAごときで、なんでこんなにイキってる奴が多いんだw

520名無しさん@お腹いっぱい。2017/12/26(火) 10:35:44.59ID:Hi0qUHWr
いろんな物理現象をコンピューターで解析するとき重要なのがADCだからだよ。

521名無しさん@お腹いっぱい。2017/12/26(火) 10:52:02.92ID:o5T0Q+RF
>>517
お前は人間性が未熟だけどな

522名無しさん@お腹いっぱい。2018/01/07(日) 14:04:33.71ID:o7p+rn1h
DAC基盤をケースに納めています。
出力のRCA端子はケース背面に取り付けた後、マイナス同士を繋げますか?
又、そのマイナスをシャーシに接触させますか?

教えて下さい、宜しくお願い致します。

523名無しさん@お腹いっぱい。2018/01/07(日) 15:22:39.31ID:FH5CQbpc
>>522
基盤設計者に聞く

524名無しさん@お腹いっぱい。2018/01/07(日) 18:08:08.38ID:Nyp6b02I
>>513
反論?
てめえは文章読めないのか文盲。
誰がトラ技が糞雑誌だと言ったんだ。
アホ御用達雑誌、ラ技、MJを>>484で挙げたから馬鹿にされてるんだろうが、糞野郎。
当時の技術どころか、技術誌の本質も見抜けないてめえごときが俺様相手に喧嘩売ろうなんざ百年早いんだようすのろ
で、学位も持ってない & 学会の正員でもないてめえらうすら馬鹿が、
まっとうなエンジニア相手に寝言ほざかないほうがいいぜロートルwwwwww
正規の電気系教育も受けてない、ロートルシローとが、生意気にエンジニア相手に喧嘩売ると恥かくぜ爺さんよ。

525名無しさん@お腹いっぱい。2018/01/07(日) 18:27:25.01ID:Nyp6b02I
商用コンパイラも基本機能がほぼフリーになり、
規模制限なしのSpiceだってフリー、
パターンエディタだってフリー、
HDLシミュレーターもSystemCの高位合成もフリー
回路もソフトも大きく設計手法のパラダイムシフトが起こってることすら気づかず
自前エッチング前提の手書きのスカスカパターンを臆面も無く誌面に堂々と載せてた時代の
ほぼシロート相手の糞雑誌記事を恥ずかしげも無く語る馬鹿
てめえのオツムは30年前で停止してんのかロートル

526名無しさん@お腹いっぱい。2018/01/07(日) 18:35:23.00ID:Du0mIPlQ
この人、なんでこんなにイキってるの?

527名無しさん@お腹いっぱい。2018/01/07(日) 18:37:57.21ID:Nyp6b02I
>>513
トラ技については、まっとうな技術雑誌だと言ってるんだから
何の反論にもなってない。オツム腐ってんのかアホ。

それより、ラ技、MJのどの記事が、>>477のニーズにマッチするのか、はよ。引用紹介しろよ。
既に2週間経過してるのに、いつまで待たせるつもりだ。さっさとやれ。
出来なければお前の完敗な。
自分でもなんら確かめられないことをここに書き込んで何したいって話だ。
それとも、幻覚でも見たのか爺さんよ。
社会に迷惑かける前にさっさと首でも吊って死ぬ準備だけはしておけ。

528名無しさん@お腹いっぱい。2018/01/07(日) 18:44:15.26ID:2r7+TtI5
>>523
ご返答ありがとうございます

529名無しさん@お腹いっぱい。2018/01/07(日) 18:46:30.01ID:SmJnqnFW
蒸し返すなよキメエ

530名無しさん@お腹いっぱい。2018/01/07(日) 19:36:21.30ID:iARocbKO
正月にペルケ氏のバランス組んでみたら良かったわ。あの老害チックな感じが好きになれなくて避けてたけど、確かに良かった。抵抗とかトランス変えて作ってみたいけどペルケ氏に罵倒にされるんやろうな。

531名無しさん@お腹いっぱい。2018/01/07(日) 23:11:57.13ID:NOCUj7vV
>>527
こういうところでしか喚くことができなく何の実績も残せない学会の端くれさん。
頑張ってお前の理論で革命的な技術を発表してくれ。
おれは学会員でもなんでもなくアマチュアだから自分のやりたいようにするよ。
頑張って早大の山崎先生のような素晴らしい理論を発表してくれ。
誰にも認めれれない哀れな学会員さん。

532名無しさん@お腹いっぱい。2018/01/07(日) 23:29:38.13ID:Du0mIPlQ
20年前のDAC、現代のDAC、自作DACをブラインドで百発百中で聞き分けられるゴールデンイヤーの
持ち主だったら、イキっても仕方ないけどそんな人を見たことないんだよなぁ。

533名無しさん@お腹いっぱい。2018/01/07(日) 23:42:02.04ID:FH5CQbpc
>>532
自称エンジニアだそうだ

534名無しさん@お腹いっぱい。2018/01/08(月) 00:22:22.02ID:o7NwWuED
>>533
誰にも認められないから自称だね。

535名無しさん@お腹いっぱい。2018/01/08(月) 18:33:50.67ID:NetfS2iG
DACって自作できるん?

536名無しさん@お腹いっぱい。2018/01/08(月) 18:36:30.95ID:ij8S0Qvf
LSI化されてる部品使ったり、まあイチから作る事も出来る

537名無しさん@お腹いっぱい。2018/01/08(月) 19:20:28.33ID:v3DhjmOk
いまどきエンジニアで学位持ってるのは珍しくもないのに
なにイキってるんだか
あんなもん猿でも取れる

538修士持ち2018/01/09(火) 01:48:28.81ID:8IddgFmc
>>537
ウッキー!!ガンバンベシ(ピヨピヨ

539名無しさん@お腹いっぱい。2018/01/22(月) 16:58:48.82ID:STHECH7b
>>530
よくあるモニター的な音想像してて聴いてみたら低音効いてて良いよな。作った人によって違うっていうけど。俺はビスパの抵抗使ったけど。

540名無しさん@お腹いっぱい。2018/01/22(月) 17:20:34.38ID:kR6EafbI
ぺるけの人格はともかく、全段差動はシングルっぽい音なのにシングルの低音の酷さは大きく改善されているのは確かだからなぁ。

って、パワーアンプじゃなくてDACだけのはなし?

541名無しさん@お腹いっぱい。2018/01/22(月) 19:36:57.54ID:tXFDsv3P
たまには他人の作ったものの批評だけじゃなくて
自分で回路起こしてみないか?

542名無しさん@お腹いっぱい。2018/01/22(月) 21:10:43.74ID:7d1ni8U/
電源どうしてますか?

543名無しさん@お腹いっぱい。2018/01/23(火) 04:41:21.28ID:jiLp2Kar
なかなか発電所までは作れないので
仕方なく電力会社から買ってますが、なにか?

544名無しさん@お腹いっぱい。2018/01/23(火) 23:46:54.82ID:kw7lA3P2
>>543
どこの石油王ですか?クゥェート?

545名無しさん@お腹いっぱい。2018/02/07(水) 17:42:38.37ID:RgrrJBjH
asoyajiって、会社起こしたんだね

546名無しさん@お腹いっぱい。2018/02/18(日) 23:40:18.04ID:aXAU7YXa
新潟精密のフルーエンシーDACって音はどんな感じでしょうか

547名無しさん@お腹いっぱい。2018/02/19(月) 00:12:50.26ID:B3K8Jwse
ハイ落ち

新着レスの表示
レスを投稿する