もう設計はVerilogオンリーでVHDL使ってないし
また部外者がわめいてるなwww