0177イエイ
2018/07/04(水) 01:55:51.52ID:1SM5WENf0シミュレーションでは動いていた。
原因は簡単だよ。アナログの人って言語設計はRTL記述だと思っているバカばかりだから。
俺からRTL記述を吸い上げたと思っているみたいだけど、あんなの本屋やネットで、
ベストな記述がいくらでも解説されている。
大事なのはバッファーリングによるタイミング調整やファンアウト調整なんだよね。
これはネットにも書籍にかかれていない技術なんだよね。
富士通のASICに色々な種類のバッファーがあるじゃん。
あれが全部同じなんて思ってるようなら調整は絶対無理だよん。
これができて、はじめてシミュレーションで動いた回路が実機で動く。
特に、アナログさんみたいに非同期回路の場合はこれが最も重要。
ごめんね、この技術をアナログ事業部に全くおいてこなかった。
だって、トップタワーがバッファーつかうなとな、超ギャクをいいだしたからね。
まあ、手で調整しなくても、論理合成ツールで好きに調整して、
トップタワーのバカを騙すなんて余裕だったけどね。
だから俺の回路は、大規模でもそれなりに動いたでしょ。
あれ俺のバッファーリング調整スキルのおかげだよ。
レビューは全くしてない秘密の技術。技術屋なら食いぶち技術は守るのが常識。
3階の連中が同じ技術をもっているけど、もう別会社でおまけに外資とも
なれば、もうなにも教えて貰えないよね。
言語設計はあきらめて、いままでどうりクラゲで頑張れ。
そういう伝統芸能も残すべきだと思ってるよ。