話の流れから言うとUSBの電源周り？
さぁねぇ・・・わいはもうUSBから逃げてSPDIFにした。クロックも電源も一発、シンプルで楽。

今回の議論でいろいろ資料探してたら、
FIFOによる2つのクロックの混在で、必ずジッターが発生して（CYCLONE3というFPGA内では）クロストークが24MHz付近で約-30dB程度だよと、あるエンジニアが書いてた。
「ただ音源依存性がないため検知限はより高いと思われます」、とも書いてたけど、私は音源依存性はある(Data Dependent Jitterである)と思う。
でなきゃOPT経由の絶縁環境におけるFIFO前後で音質の相似性が保たれる理由がなくなってしまう。
なんせよ、いろいろやった結果、USBは無理と思った。キャリアを経由しすぎる。

具体的には 一般的FIFOの場合、差周波数を30ppm(24.576MHzに対し)、入力信号振幅が出力信号振幅の1/10として
等価ジッターは1.3ns（peak to peak）と解説されてた。つまり高価なオーディオIFボードへの入力信号にはPCからの偏差があるため、
IF搭載のクロックがジッタレスで、なおかつVCXOで追従しないと仮定して、ロジック回路のクロストークで、出力ではns単位のジッタを含んでしまっているってこと。
だからUSBを選択した時点で、クロックの吟味どころじゃないと思います。（無意味とまでは言わないが）

ジッタが何故FIFOを貫通するのかという、10年来の疑問が今回解けたわ。ホントにず〜〜〜っと悩んでた。みなさまありがとう。
そして解説を書いてたのは、わいが使ってるDACのビルダーさんやったw
製作記事ブログに綺麗に書いてあったけど、今までは難しくて読み飛ばしとったわ。