台湾ＴＳＭＣの３ナノメートル（ｎｍ・１ｎｍは１０億分の１ｍ）工程技術に否定的な意見が出ている。５ナノで生産したＳＲＡＭと比較して半導体セル面積に大きな差がないという事実が明らかになった。すでに３ナノ工程量産を宣言している韓国サムスン電子との間で競争力の逆転が起こる可能性が浮上した。

米国の半導体専門メディア「ウィキチップ」（ＷｉＫｉ　Ｃｈｉｐ）は１４日（現地時間）、ＴＳＭＣが「ＩＥＥＥ国際電子素子学会（ＩＥＤＭ）２０２２」で発表した内容を引用し、「３ナノベースのＳＲＡＭは、以前の製品に比べてプロセス微細化（Ｓｃａｉｌｉｎｇ）の進展がない」と報じた。

（ウィキチップ記事URL：https://fuse.wikichip.org/news/7343/iedm-2022-did-we-just-witness-the-death-of-sram/）

ＴＳＭＣの３ナノ第１世代（Ｎ３）工程で生産されたＳＲＡＭは、半導体セル面積が０．０１９９マイクロ平方メートル（μｍ2・１μｍ2は１００万分の１ｍ2）に留まり、５ナノベースのチップ（０．０２１μｍ2）よりわずか５％小さい。３ナノ第２世代（Ｎ３Ｅ）製品と面積が同じ。面積に大きな差がなく、製品全体でＳＲＡＭが占める割合も大きく減らない見通しだ。

ウィキチップはダイサイズが２５５ｍｍ2でＳＲＡＭが４５ｍｍ2（１７．６％）を占めるチップを３・５ナノで製作した場合を想定しＳＲＡＭの比重を比較した。３ナノプロセスを適用した場合、ダイサイズは４４ｍｍ2で、ＳＲＡＭはほぼ３０％（１２．５８ｍｍ2）を占めた。　５ナノで作った時と比較してＳＲＡＭの比重（２２．５％）が高い。

そのため、ＳＲＡＭの面積を減らしてコストを節約するのに３ナノが有利ではないというのがウィキチップの結論だった。　これは、より膨大なデータを処理するためにＳＲＡＭ搭載量を増やす中央処理装置（ＣＰＵ）・高性能処理装置（ＧＰＵ）の価格引き上げにつながる可能性がある。

ＴＳＭＣは歩留まり問題で３ナノプロセス量産に苦労している。　当初９月に生産する計画だったが、第４四半期末に延期された。

一方で、ファウンドリ事業でＴＳＭＣを追いかける韓国サムスンは、世界で初めて３ナノプロセス量産に成功したと発表した。サムスン電子のチェ・シヨン＝ファウンドリ事業部長(社長)は今年10月、来年上半期に（ＧＡＡＧａｔｅ－Ａｌｌ－Ａｒｏｕｎｄ）技術を適用した３ナノ第１世代を、２０２３年に３ナノ第２世代の量産を始めると明言している。これを受け、サムスンは、すでにＮＶＩＤＩＡやＱｕａｌｃｏｍｍ、ＩＢＭ、Ｂａｉｄｕなどを顧客として確保したと韓国メディアなどでは報じられている。

トレンドフォースによると、現在、半導体ファウンドリ市場では台湾ＴＳＭＣが５０％　超のシェアを握り、２位サムスン電子のシェアを大きく上回る状態が続いているが、今後、その構造に変化が生じる可能性がある。

コリア・エコノミクス　2022年12月20日
https://korea-economics.jp/posts/22122001/