http://ednjapan.com/edn/articles/1712/14/news025.html

あぁ、ボヤボヤしてたら、39fs、最高出力数のジッタクリーナが出ましたよ
信号のSNは不明
ちなみにSi534xは90fsなんで、新規設計はこっちのほうがいいかもね。
Si534xの方は推奨クロックとかも全部`Digikeyで揃うんだけどね。

>>505
んー、結局FPGAがジッタの律速条件になるし、FIFOだけでいいのかな?
音切れしてるのはジッタとかじゃなく、
下手にPLLで歯抜けクロックの補間とかしてるんで、データとクロックの整合性とれずに音切れしてるような気もするし、
ロジックだけでやってみるのが先決かな？